Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV

Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.

Peta Jalan Micron untuk Meningkatkan Kemampuan Memori Semikonduktor

Perusahaan pengembang DRAM dan NAND menjelaskan arah inovasi memori generasi berikutnya melalui webinar teknologi yang berlangsung pada 21 Oktober 2026. Pada kesempatan itu, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menjelaskan pendekatan perusahaan dalam mengembangkan kemampuan manufaktur DRAM. Salah satu keputusan penting adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Untuk menggantikan pendekatan tersebut, Micron berencana melanjutkan arsitektur 6F² dengan pemanfaatan metode penggabungan wafer dan penelitian DRAM bertumpuk. Arah pengembangan baru tersebut menunjukkan perhatian perusahaan terhadap biaya manufaktur, kompleksitas produksi, dan kemampuan pengembangan jangka panjang.

Strategi penelitian terbaru ini muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Di lingkungan pusat data, DRAM menjadi komponen utama dalam memfasilitasi pertukaran data antara prosesor dan memori. Ketika aplikasi semakin kompleks, produsen semikonduktor dituntut untuk menghadirkan chip yang memiliki kepadatan penyimpanan lebih tinggi tanpa menambah kebutuhan listrik secara tidak terkendali. Walaupun permintaan semakin besar, memperkecil ukuran transistor dan kapasitor memerlukan metode manufaktur yang semakin rumit. Sebagai jawaban terhadap tantangan tersebut, Micron mengembangkan strategi manufaktur bertahap agar industri memori dapat melanjutkan inovasi.

Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor

Pendekatan manufaktur yang menjadi perhatian adalah wafer bonding, yaitu proses penggabungan dua wafer semikonduktor atau lebih untuk menggabungkan komponen dalam satu sistem. Dalam pengembangan memori, pendekatan ini dapat memungkinkan pemisahan beberapa fungsi rangkaian sebelum bagian-bagian tersebut disatukan. Teknik integrasi wafer memungkinkan terciptanya fleksibilitas desain yang lebih besar dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Namun perlu dipahami, Micron belum menjelaskan secara terperinci bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Dengan demikian, keuntungan kuantitatif teknologi tersebut belum bisa dinyatakan secara definitif.

Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang menjadi penerus teknologi 1-delta. Node manufaktur tersebut menjadi salah satu tahapan peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding berpotensi mendukung efisiensi penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Namun penerapannya harus memperhatikan ketepatan penyelarasan wafer, kualitas sambungan, dan tingkat keberhasilan produksi. Gangguan dalam proses penyambungan dapat memengaruhi fungsi sirkuit maupun kualitas hasil produksi. Karena itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga pengujian reliabilitas berkelanjutan.

Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil

Tidak hanya berfokus pada integrasi wafer, Micron juga meneliti penerapan High NA EUV untuk generasi proses DRAM berikutnya. High NA EUV merupakan metode pencetakan pola semikonduktor yang memungkinkan pembentukan pola dengan tingkat detail lebih tinggi. Terhadap generasi EUV sebelumnya, teknologi ini memanfaatkan kemampuan pemfokusan cahaya yang lebih tinggi. Peningkatan kemampuan optik ini membantu memperkecil ukuran fitur yang digunakan dalam struktur semikonduktor. Melalui kemampuan tersebut, High NA EUV berperan sebagai teknologi penting untuk melanjutkan miniaturisasi DRAM.

Berdasarkan strategi manufaktur perusahaan, High NA EUV termasuk dalam penelitian menuju generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Pendekatan litografi tersebut berpotensi membantu pengembangan DRAM dengan ukuran pola semakin kecil. Akan tetapi, penggunaan High NA EUV menuntut pengeluaran modal yang signifikan. Di luar kebutuhan investasi perangkat, produsen chip perlu mengevaluasi produktivitas manufaktur, pengendalian cacat pola, dan kompatibilitas dengan teknologi produksi yang digunakan. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengeksplorasi proses produksi semikonduktor generasi berikutnya. Namun, jadwal produksi massal High NA EUV untuk DRAM Micron belum ditetapkan secara terbuka.

Tahapan Pengembangan Memori Micron untuk Komputasi Masa Depan

Melalui strategi manufaktur yang diumumkan, Micron menggunakan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Node tersebut sudah digunakan dalam manufaktur berskala besar. Untuk tahap pengembangan berikutnya, Micron merencanakan node 1δ atau 1-delta yang direncanakan memasuki produksi volume tinggi pada paruh kedua 2027. Perusahaan memperkirakan, generasi tersebut menghasilkan peningkatan densitas bit sekitar seperempat dibandingkan 1-gamma. Target kepadatan yang lebih tinggi dapat mendukung kapasitas memori lebih besar dalam area wafer yang tersedia. Namun demikian, realisasi keuntungan tersebut tetap bergantung pada proses pengembangan dan hasil produksi aktual.

Pada tahapan yang lebih maju, Micron mengembangkan node 1-epsilon dengan dukungan teknologi wafer bonding. Pada generasi yang lebih jauh, perusahaan mempersiapkan pengembangan node 1-zeta dan 1-eta yang memanfaatkan penelitian material serta proses baru. Di luar pengembangan DRAM planar, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Arsitektur DRAM bertumpuk menawarkan peluang meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Kendati pengembangannya sedang berlangsung, Micron belum menetapkan jadwal komersialisasi 3D DRAM. Waktu penggunaan teknologi tersebut akan mempertimbangkan biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.

Peran Inovasi Micron dalam Pengembangan Memori Berkecepatan Tinggi

Kemajuan manufaktur semikonduktor memiliki hubungan erat dengan sistem kecerdasan buatan yang mengolah data dalam jumlah tinggi. Dalam lingkungan server AI, kinerja memori berperan dalam memasok data kepada prosesor. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap akses data berkecepatan tinggi menjadi semakin penting. Sehubungan dengan kebutuhan tersebut, Micron menyiapkan teknologi memori khusus seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Rencana teknologi memori tersebut menggambarkan pentingnya pengembangan yang tidak hanya memperbesar jumlah bit, tetapi juga menyesuaikan performa dengan kebutuhan pemrosesan.

Pendekatan menarik dalam peta jalan Micron adalah vHBM, yaitu arsitektur memori bertumpuk secara vertikal di atas prosesor. Tidak seperti sistem HBM yang biasanya ditempatkan di samping prosesor, vHBM dirancang untuk mendekatkan memori dengan unit pemrosesan. Dalam rancangan tersebut, pendekatan ini berpotensi meningkatkan bandwidth. Di balik potensi tersebut, penempatan memori langsung di atas prosesor meningkatkan kebutuhan pengendalian suhu. Perusahaan turut memperkenalkan konsep vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Rencana performa vEIM tahap pertama mencakup bandwidth sekitar 2 TB per detik dengan target efisiensi energi lebih rendah dari 1 pJ/bit. Walaupun pengembangannya telah diumumkan, jadwal peluncuran komersial teknologi tersebut belum memiliki tanggal resmi.

Arah Pengembangan Semikonduktor Setelah Inovasi Terbaru Micron

Rencana inovasi memori yang diperkenalkan Micron memperlihatkan arah pengembangan baru dalam persaingan teknologi manufaktur chip. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan mencari pendekatan baru untuk memperbesar kapasitas memori ketika batas fisik semakin terasa. Tidak terbatas pada teknologi manufaktur planar, Micron juga mempersiapkan arsitektur 3D DRAM serta mengembangkan rancangan memori lanjutan untuk berbagai kebutuhan pemrosesan modern. Meskipun jadwal komersialisasi beberapa inovasi belum diumumkan, perkembangan tersebut menunjukkan potensi masa depan TEKNOLOGI memori yang berorientasi pada kapasitas serta efisiensi energi. Bagaimana menurut Anda pengaruh pengembangan memori generasi baru terhadap perkembangan perangkat kecerdasan buatan? Silakan bagikan pendapat Anda mengenai masa depan pengembangan DRAM.