Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Micron Mengembangkan Teknologi DRAM Generasi Baru dengan Strategi Berbeda
Perusahaan pengembang DRAM dan NAND mengungkapkan strategi pengembangan memori generasi berikutnya melalui pemaparan peta jalan semikonduktor yang berlangsung pada 21 Oktober 2026. Dalam kegiatan tersebut, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron memaparkan pendekatan perusahaan dalam mengembangkan kemampuan manufaktur DRAM. Langkah pengembangan yang cukup menonjol adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Untuk menggantikan pendekatan tersebut, Micron berencana melanjutkan arsitektur 6F² dengan pemanfaatan metode penggabungan wafer dan pengembangan struktur tiga dimensi. Strategi tersebut menunjukkan perhatian perusahaan terhadap biaya manufaktur, kompleksitas produksi, dan peningkatan kinerja memori.
Strategi penelitian terbaru ini muncul seiring meningkatnya kebutuhan memori untuk komputasi kecerdasan buatan. Dalam sistem komputer modern, DRAM berfungsi sebagai bagian penting dalam memfasilitasi pertukaran data antara prosesor dan memori. Dengan meningkatnya kebutuhan pemrosesan informasi, produsen semikonduktor berupaya menciptakan chip yang mampu menampung lebih banyak data tanpa meningkatkan konsumsi energi secara berlebihan. Namun demikian, memperkecil ukuran transistor dan kapasitor menghadapi hambatan fisik yang semakin besar. Sebagai jawaban terhadap tantangan tersebut, Micron menggabungkan berbagai inovasi agar industri memori dapat melanjutkan inovasi.
Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor
Metode penting dalam rencana Micron adalah wafer bonding, yaitu teknik penyambungan dua wafer semikonduktor atau lebih untuk menggabungkan komponen dalam satu sistem. Dalam pengembangan memori, pendekatan ini membuka peluang bagi pemisahan beberapa fungsi rangkaian sebelum bagian-bagian tersebut disatukan. Teknik integrasi wafer dapat menghadirkan fleksibilitas desain yang lebih besar dibandingkan dengan rancangan chip yang sepenuhnya dibuat dalam satu bidang. Meskipun demikian, Micron belum menjelaskan secara terperinci bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Oleh sebab itu, keuntungan kuantitatif teknologi tersebut belum dapat dipastikan.
Produsen memori tersebut mengembangkan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang diposisikan setelah generasi 1δ. Generasi ini menjadi salah satu tahapan peta jalan pengembangan memori planar Micron. Secara konseptual, wafer bonding dapat membantu mengoptimalkan penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Meski demikian, implementasinya memerlukan pertimbangan mengenai ketepatan penyelarasan wafer, integritas antarmuka material, dan hasil chip yang memenuhi standar. Kesalahan penyelarasan berpotensi mengurangi fungsi sirkuit maupun keandalan perangkat semikonduktor. Karena itu, pengembangan wafer bonding tidak hanya membutuhkan desain yang tepat, tetapi juga optimalisasi biaya manufaktur.
Teknologi High NA EUV untuk Mencetak Struktur Chip Lebih Kecil
Tidak hanya berfokus pada integrasi wafer, Micron juga menyiapkan penggunaan High NA EUV untuk generasi proses DRAM berikutnya. Litografi Extreme Ultraviolet dengan numerical aperture tinggi merupakan teknik litografi beresolusi tinggi yang memungkinkan pembentukan pola dengan tingkat detail lebih tinggi. Jika dibandingkan dengan litografi EUV standar, teknologi ini menawarkan karakteristik resolusi optik yang lebih maju. Pengembangan pada sistem litografi membantu memperkecil ukuran fitur yang dicetak pada wafer. Dengan demikian, High NA EUV menjadi salah satu pendekatan potensial untuk meningkatkan kepadatan rangkaian memori.
Pada rencana pengembangan teknologi DRAM, High NA EUV termasuk dalam penelitian menuju generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Sistem pencetakan pola terbaru berpotensi membantu pengembangan DRAM dengan ukuran pola semakin kecil. Akan tetapi, penggunaan High NA EUV membutuhkan investasi sangat besar. Selain harga mesin, produsen chip wajib memperhitungkan produktivitas manufaktur, stabilitas proses pencetakan, dan integrasi terhadap proses fabrikasi. Micron juga menjalankan kolaborasi dengan Albany NanoTech untuk mengembangkan kemampuan manufaktur masa depan. Namun, jadwal produksi massal High NA EUV untuk DRAM Micron belum ditetapkan secara terbuka.
Peta Jalan DRAM Micron dari Generasi 1-Gamma hingga 3D DRAM
Dalam peta jalan teknologinya, Micron memposisikan generasi 1γ atau 1-gamma sebagai teknologi produksi yang sedang digunakan. Node tersebut telah memasuki produksi volume tinggi. Sebagai penerusnya, Micron mengembangkan node 1δ atau 1-delta yang dijadwalkan mengalami peningkatan produksi pada paruh kedua 2027. Micron menargetkan, generasi tersebut memberikan kenaikan kepadatan bit pada kisaran dua puluhan persen dibandingkan 1-gamma. Peningkatan tersebut dapat mendukung kapasitas memori lebih besar dalam ukuran manufaktur yang relatif serupa. Namun demikian, realisasi keuntungan tersebut ditentukan oleh proses pengembangan dan efisiensi manufaktur komersial.
Setelah generasi 1-delta, Micron memperluas penelitian menuju 1-epsilon dengan dukungan teknologi wafer bonding. Pada generasi yang lebih jauh, perusahaan mulai mengeksplorasi node 1-zeta dan 1-eta yang melibatkan High NA EUV. Selain melanjutkan miniaturisasi dua dimensi, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Pendekatan integrasi memori vertikal menawarkan peluang meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Kendati pengembangannya sedang berlangsung, Micron belum mengumumkan tanggal produksi massal 3D DRAM. Tahapan komersialisasinya akan mempertimbangkan biaya, kompleksitas manufaktur, dan kelayakan penggunaan pada produk komersial.
Dampak Teknologi DRAM Baru terhadap AI dan Industri Semikonduktor
Perkembangan DRAM generasi baru berperan penting dalam mendukung sistem kecerdasan buatan yang membutuhkan kapasitas besar. Di infrastruktur komputasi berskala besar, kinerja memori memengaruhi kecepatan pertukaran informasi. Seiring meningkatnya ukuran model kecerdasan buatan, kebutuhan terhadap akses data berkecepatan tinggi menjadi semakin penting. Sehubungan dengan kebutuhan tersebut, Micron memperluas penelitian produk memori seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Pengembangan produk tersebut mencerminkan perhatian perusahaan yang tidak hanya memperbesar jumlah bit, tetapi juga menyesuaikan performa dengan kebutuhan pemrosesan.
Pendekatan menarik dalam peta jalan Micron adalah vHBM, yaitu teknologi integrasi memori dan prosesor dalam susunan vertikal. Tidak seperti sistem HBM yang biasanya ditempatkan di samping prosesor, vHBM berupaya mengurangi jarak fisik pertukaran informasi. Secara konseptual, pendekatan ini membuka peluang efisiensi komunikasi yang lebih baik. Di balik potensi tersebut, penempatan memori langsung di atas prosesor meningkatkan kebutuhan pengendalian suhu. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang mengutamakan kebutuhan pemrosesan berdaya terbatas. Target awal vEIM mencakup bandwidth sekitar 2 TB per detik dengan energi kurang dari 1 pikojoule per bit. Namun, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Peta jalan teknologi DRAM terbaru Micron mencerminkan transformasi signifikan dalam pengembangan memori komputer. Melalui pemanfaatan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan berencana melanjutkan miniaturisasi DRAM ketika proses manufaktur menjadi semakin kompleks. Selain pendekatan tersebut, Micron juga meneliti struktur penyimpanan tiga dimensi serta memperluas portofolio produk untuk komputasi berperforma tinggi. Walaupun sebagian teknologi masih dalam tahap penelitian, perkembangan tersebut memberikan gambaran tentang masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Apa pandangan Anda pengaruh teknologi wafer bonding dan High NA EUV terhadap kemampuan komputer masa depan? Bagikan pemikiran Anda mengenai peluang teknologi memori modern.
